便携式FPGA实验平台EGO1介绍
2024-01-03口袋实验平台EGO1是赛灵思大学计划官方合作伙伴依元素科技有限公司与上海交通大学联合开发的便携式FPGA实验平台。 板载芯片： 该平台板载了Xilinx 28nm工艺的Artix-7系列FPGA芯片，型号为XC7A35T-1CSG324C。 其中，A表示Artix-7系列，35表示逻辑单元数量大约是35k，-1是速度等级，数字越大速度等级越高，csg是芯片的封装形式，324表示芯片有324个引脚。 FPGA芯片的引脚都排列在芯片的背面。有关该芯片片内资源可在赛灵思官网搜索ds180进行下载查看
FPGA的引脚是如何命名的？引脚是如何分布的？
2024-01-03FPGA的引脚排布在芯片背面，以EGO1板载芯片XC7A35T-1CSG324C 为例，下图中每个小格代表一个引脚，共有18行18列，共324个引脚。 XC7A35T I/O Bank FPGA引脚命名通过英文+数字的方式，英文表示所在行，数字表示所在列。 在EGO1上可以看到，在每一个通用IO的丝印标识名称旁边都有一个英文加数字的标识，就是该外设与FPGA相连接的引脚名称。每一个外设与FPGA的具体连接，在EGO1开发板的电路原理图中都可以找到。 例如，开关SW0连接的是FPGA的R1引脚。
基于FPGA的MDIO接口读写测试方案
2024-01-03本文开源一个FPGA项目：MDIO接口读写测试。以太网通信模块主要由 MAC （Media Access Control）控制器和物理层接口 PHY （Physical Layer）两部分构成。其中，MAC控制器和PHY可以整合到同一芯片内，也可以分开，即MAC控制器由FPGA实现，PHY由以太网芯片实现。PHY芯片内部寄存器数据读写是通过MDIO接口实现的，可以对PHY芯片工作模式进行配置并获取PHY芯片工作状态。 01PHY芯片 PHY芯片发送数据时，将MAC控制器发来的数据转化为串行数据
基于FPGA的Aurora 8b10b光通信测试方案
2024-01-03概述 本文开源一个FPGA高速串行通信项目：Aurora 8b10b光通信。7 Series FPGAs Transceivers Wizard IP是Xilinx官方7系列FPGA的高速串行收发器，本工程主要是围绕该IP核采用Vivado提供的例程创建。 下面主要介绍一下7 Series FPGAs Transceivers Wizard IP核的参数配置以及如何建立该项目Vivado工程。 软硬件平台 软件平台 ：Vitis 2019.2; 硬件平台 ：XC7Z035FFG676-2; I
基于FPGA的USB3.0回环传输测试方案
2024-01-03本文开源一个FPGA项目： USB3.0 LoopBack 。基于FPGA的USB3.0通信方案有很多，其中非常好用的一款USB3.0芯片是 FT600/601Q 。 下面介绍一下这款FT600/601Q芯片的技术参数，控制信号、数据读写时序等，并利用官方提供的上位机软件进行数据回环测试。 FT600/601Q芯片 芯片技术参数 FT600时序 FT600/601Q常用读写模式为245 Synchronous FIFO模式和Multi Channel FIFO模式，本工程以芯片默认的245 S
基于FPGA的SPWM调制实现过程
2024-01-03SPWM（Sinusoidal Pulse Width Modulation），即正弦脉宽调制，它以频率与期望的输出电压波相同的正弦波作为调制波，以频率比期望波高得多的等腰三角波作为载波，当调制波与载波相交时，由它们的交点确定逆变器开关器件的通断时刻，从而获得幅值相等、宽度按正弦规律变化的脉冲序列。双极性控制的PWM方式如图1所示。 图1 双极性控制的PWM方式 接下来介绍FPGA的实现过程，首先用Quartus II软件、波形生成工具或者matlab等生成一定频率的正弦波和等腰三角波的mif
世界最大FPGA芯片Versal Premium VP1902技术详解
2024-01-03AMD在2022年2月14日，完成收购FPGA第一大厂赛灵思（Xilinx），价值约500亿美元（原先估值350亿美元，被AMD股价上涨推高），创下芯片产业的交易纪录。因为FPGA可编程的特性，使其具灵活性、可客制性、平行处理能力、易于升级等优势。 通过FPGA，芯片设计者能在芯片送交制造（Tape Out）前，先为即将完成的ASIC或系统单芯片（SoC）创建数位双胞胎版本，有助于产品验证，并提高开发软件。人工智能蔚为风潮且相关技术快速翻新当下，FPGA更同时是AMD和英特尔（2015年6月以
FPGA芯片设计及关键技术
2024-01-03本文来自“FPGA专题：万能芯片点燃新动力，国产替代未来可期(2023)”，FPGA又称现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，用户在使用过程中可以通过软件重新配置芯片内部的资源实现不同功能。通俗意义上讲，FPGA 芯片类似于集成电路中的积木，用户可根据各自的需求和想法，将其拼搭成不同的功能、特性的电路结构，以满足不同场景的应用需求。鉴于上述特性，FPGA 芯片又被称作“万能”芯片。 FPGA 芯片由可编程的逻辑单元(Logic Cell，LC)、输入输出单元(In
Mojo v3 FPGA板与16x2 LCD模块是如何进行连接的呢？
2024-01-02在本教程中，我们将使用Verilog HDL设计一个数字电路，该电路与基于HD44780 LCD控制器/驱动芯片的通用LCD模块连接。Mojo V3 FPGA板将用于实现设计。本文中使用的LCD模块是1602A显示器。 HD44780兼容LCD模块 之前我们讨论了使用HD44780 LCD控制器/驱动芯片的LCD模块的详细信息。这些LCD模块的引脚排列如图1所示。 图1.图片由AAC提供 如你所见，有三个控制引脚（RS、R / W和E）以及八个数据引脚（DB7至DB0）。对于写操作，我们需要对
用Verilog在FPGA上实现低通滤波器
2024-01-02在本文中，我们将简要介绍不同类型的滤波器，然后学习如何实现移动平均滤波器并使用CIC架构对其进行优化。 在许多设计中，滤波非常重要。它为我们提供了一个机会，可以提取隐藏在大量噪声下的所需信号。我们还可以通过在某些频率上滤波其输出来确定系统的非线性。 让我们首先讨论滤波器类型之间的一些差异。 理论 滤波器类型 滤波器可根据其带类别分为五组中的一组。每个人的能力都以他们的名义暗示。例如，低通滤波器是一种通过低频输入并阻止高频输入等的滤波器。 五种类型是： 低通带通带阻高通全部通过滤波器也有不同的形